PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-270431

(43)Date of publication of application: 25.09.1992

(51)Int.CI.

G06F 12/08 G06F 12/08

(21)Application number: 03-085843

(71)Applicant: DIGITAL EQUIP CORP (DEC)

(22)Date of filing:

27.03.1991

(72)Inventor: JOUPPI NORMAN P

EUSTACE ALAN

(30)Priority

Priority number : 90 499958

Priority date: 27.03.1990

Priority country: US

27.03.1990

US

(54) MEMORY SYSTEM FOR DATA PROCESSOR


90 500062

(57)Abstract:

PURPOSE: To reduce the miss penalty by improving the

performance of a cache memory.

CONSTITUTION: A small complete extension miss cache 42 is provided between a cache 20 of a first level and a cache 26 of a second level to utilize miss caching. Though a miss penalty in many cycles is given without the miss cache 42, a miss in the cache 20 hit in the miss cache 42 has a miss penalty only in one cycle. A improved method of miss caching where the small complete extension miss cache is victim caching. A stream buffer is started with a cache miss address to prefetch a cache line. It is useful to remove a cache miss of a large capacity.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision

of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

(19)日本国特許庁 (JP)

(12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号

特開平4-270431

(43)公開日 平成4年(1992)9月25日

(51) Int.Cl.4

識別記号 广内整理番号

FΙ

技術表示箇所

G06F 12/08

F 7232-5B

3 1 0 7232-5B

審査請求 有 請求項の数33(全 19 頁)

(21)出顧番号	特顯平3-85843	(71)出願人	590002873
			デイジタル イクイプメント コーポレイ
(22)出願日	平成3年(1991)3月27日	1	シヨン
			アメリカ合衆国 マサチユーセツツ州
(31)優先権主張番号	07/499958		01754メイナード メイン ストリート
(32)優先日	1990年3月27日		146
(33)優先権主張国	米国 (US)	(72)発明者	ノーマン ピー ジョウピイ
(31)優先権主張番号	07/500062		アメリカ合衆国 カリフオルニア州
(32)優先日	1990年3月27日		94306 パロ アルト コロラド アベニ
(33)優先権主張国	米国 (US)		1 - 617
		(74)代理人	弁理士 杉村 暁秀 (外5名)


最終頁に続く

(54) 【発明の名称】 データ 処理装置のメモリ システム

(57) 【要約】 (修正有)

【目的】キャッシュメモリのパフォーマンスを向上し て、ミスペナルティを減少させる。

【構成】第1レベルのキャッシュ20と第2レベルのキャッシュ26との間に小さい完全付属ミス キャッシュ42を設けてミス キャッシュすることを利用する。ミス キャッシュ42がないならば多数サイクル ミス ペナルティを持つのに反して、ミス キャッシュ42中でヒットするキャッシュ20内のミスは、僅かに1サイクル ミス ペナルティしか持たない。小さい完全付属ミス キャッシュを搭載したミス キャッシングの改良型がピクティム キャッシングである。ストリーム パッファはキャッシュ ミス アドレスでスタートして、キャッシュ ラインをプリフェッチする。これは容量の大きいキャッシュ ミスを除去するのに有用である。



【特許請求の範囲】

【請求項1】第1キャッシュ メモリ (18, 20) と、第 2メモリ (26) と、これらの第1キャッシュ メモリと 第2メモリの間に接続されたストリーム バッファ (6) 2) とを有し、さらに前記第1キャッシュ メモリ、第 2メモリ及びストリーム パッファに接続されている手 段(16)を有し、情報をアドレスする第1キャッシュメ モリ内にミスが生じたときは、該手段は第1キャッシュ

メモリ及びストリーム パッファに情報をアドレス し、かつ情報を供給し、該情報のアドレス及び供給手段 10 ム。 は、前記第1キャッシュ メモリ内でミスされた情報を 供給し、かつこのミスされた情報に対するアドレスに後 続する少くとも1つのアドレス内の情報を前記ストリー ム バッファに供給する手段を含んでなるデータ処理装 置のメモリシステム。

【請求項2】前記第1キャッシュ メモリがインストラ クション キャッシュ (18) を含む請求項1記載のメモ リ システム。

【請求項3】前配第1キャッシュ メモリがさらにデー ステム。

【請求項4】前記情報のアドレス及び供給手段は、前記 第1キャッシュ メモリとストリーム バッファとに同 時にアドレス情報を供給する手段を含んでなる請求項1 記載のメモリ システム。

【請求項5】前記情報のアドレス及び供給手段は、前記 第1キャッシュ メモリとストリーム バッファとに同 時に対応情報を供給する手段を含んでなる請求項1記載 のメモリ システム。

【請求項6】第1キャッシュ メモリと第2メモリの間 30 に接続された付加的な複数個のストリーム パッファを 有し、前記情報アドレス及び供給手段は、第1キャッシ ュメモリ内でミスされたデータを供給し、このミスされ たデータのアドレスの後続の少くとも1つのアドレス内 のデータを前記付加的の複数のストリームパッファに供 給する手段を有してなる請求項1記載のメモリ システ

【請求項7】情報のアドレス及び供給手段が、ストリー ム バッファの1つ及び第2メモリよりミスされた情報 を供給する手段を含む請求項1記載のメモリ システ 40

【請求項8】前記第1キャッシュ メモリを直接マップ ・キャッシュ メモリとする鯖水項1記載のメモリ シ ステム。

【請求項9】第1キャッシュ メモリ (18, 20) 、第2 メモリ (26)、及び第1キャッシュメモリより小容量 で、第1キャッシュ メモリと第2メモリの間に接続さ れた付属のミス キャッシュ (42,52) とを有し、さら に前記第1キャッシュ メモリ、第2メモリ、及び付属 のミス キャッシュに接続され、アドレスされた情報に 50 におけるデータを前記付加的の複数個のストリーム・バ

対し第1キャッシュ メモリ内にミスが生じたときは、 この第1キャッシュメモリ及び付属のミス キャッシュ に情報をアドレスし、情報を供給する手段 (16) を具え てなるメモリ システム。

2

【請求項10】第1キャッシュ メモリがインストラク ション キャッシュを有する請求項9記載のメモリ シ ステム。

【請求項11】第1キャッシュ メモリがさらにデータ キャッシュを有する請求項10記載のメモリ システ

【額求項12】 前記情報のアドレス及び供給手段は、第 1キャッシュ メモリ及び付属のミスキャッシュに同時 に情報のアドレスを供給する手段を含んでなる請求項9 記載のメモリ システム。

【請求項13】前記情報のアドレス及び供給手段は、対 応の情報を前記第1キャッシュ メモリ及び付属のミス キャッシュに供給する手段を含んでなる請求項10記載 のメモリ システム。

【請求項14】前記情報のアドレス及び供給手段は、前 タ キャッシュ (20) を含む請求項1記載のメモリ シ 20 記付属のミス キャッシュの1つ及び前記第2メモリよ り第1キャッシュ メモリへ情報を供給する手段を含ん でなる請求項10記載のメモリ システム。

> 【請求項15】前記第1キャッシュ メモリが直接マッ プ キャッシュ メモリであり、情報のアドレス及び供 給手段は、前記付属のミス キャッシュの1つより情報 を移動された直接マップ第1キャッシュ メモリ及び第 2メモリより前記の付属ミスキャッシュに情報を供給す る手段を含む額求項14記載のメモリシステム。

【請求項16】情報のアドレス及び供給手段が、パリテ ィ エラーの際、正しい情報を、前記付属ミス キャッ シュより直接マップ 第1キャッシュ メモリに供給す る手段を有する請求項15記載のメモリ システム。

【請求項17】インストラクションの一部分を付加的に 含んでいるデータを前記情報が有しており、メモリーシ ステムは、前記直接マップ 第1キャッシュ メモリと 第2メモリの間に接続されたストリーム バッファを付 加的に有しており、前記情報のアドレス及び供給手段 は、前記直接マップ 第1キャッシュ メモリ内でミス されたインストラクションを供給し、かつこのミスされ たインストラクションのアドレスに後続する少くとも1 つのアドレスにおける情報を、該ストリーム パッファ に供給する手段を有してなる請求項15記載のメモリ シ ステム。

【鯖求項18】メモリ システムがさらに、前記直接マ ップ 第1キャッシュ メモリと第2メモリの間に接続 された複数個のストリーム バッファを有し、前記情報 のアドレス及び供給手段は、前記直接マップ 第1キャ ッシュ メモリでミスされたデータを供給し、ミスされ たデータのアドレスに後続する少くとも1つのアドレス

ッファに供給する手段を有してなる請求項17記載のメモ リ システム。

【請求項19】第1キャッシュ メモリをアドレスし、 このアドレスに応答して第1キャッシュ メモリ内にミ スが生じたか否かを決定し、第1キャッシュ メモリ内 にミスが生じたときは、第2メモリより第1キャッシュ メモリ及びミスキャッシュに情報を供給することを特

【請求項20】第1キャッシュ メモリと、ミス キャ のメモリ アクセス方法。

徴とするメモリ アクセス方法。

【請求項21】第1キャッシュ メモリにミスが生じた ときは、第2メモリより第1キャッシュ メモリ及びミ ス キャッシュに対応の情報を供給する請求項19記載の メモリアクセス方法。

【請求項22】第1キャッシュ メモリにミスが生じた ときは、さらにミス キャッシュをアドレスし、ミス キャッシュ内にミスが存しないときはこれに応答してミ ス キャッシュより情報を供給し、第1キャッシュ メ メモリより第1キャッシュ メモリ及びミス キャッシ ュに情報を供給する請求項19記載のメモリ アクセス方 抾.

【請求項23】ミス キャッシュの1つ並びに第2メモ りより移転した第1キャッシュ メモリよりの情報をミ ス キャッシュに供給する請求項19記載のメモリ アク セス方法。

【請求項24】パリティ エラーを検出し、パリティ エラーの存する場合には、ミス キャッシュより第1キ ャッシュ メモリに対応の情報を供給するステップを含 30 給するステップを含む請求項27記載のメモリ アクセス んでなる請求項23記載のメモリ アクセス方法。

【請求項25】データを有する情報が付加的にインスト ラクションの一部を含み、さらに本方法は、第1キャッ シュ メモリ内でミスされたインストラクションを第1 キャッシュ メモリに供給し、ミスされたインストラク ションに対するアドレスに後続する少くとも1つのアド レス内の情報を供給するステップを有してなる請求項23 配載のメモリ アクセス方法。

【請求項26】第1キャッシュ メモリ内でミスされた データを第1キャッシュメモリに供給し、ミスされたデ 40 ティ(性能低下)を大幅に減少させるシステム及び方法 ータに対するアドレスに後続する少くとも1つのアドレ ・ス内のデータを付加的な複数個のストリーム バッファ に供給するステップを含んでなる請求項25記載のメモリ アクセス方法。

【請求項27】第1キャッシュ メモリをアドレスし、 このアドレスに応じてミスが発生したか否かを決定し、 第1キャッシュ メモリにミスが発生した場合は、第2 メモリより第1キャッシュ メモリ及びストリーム バ ッファに情報を供給するステップを有するメモリ アク セス方法。

【請求項28】第1キャッシュ メモリ及びストリーム パッファに同時に情報アドレスを供給する請求項27記 載のメモリ アクセス方法。

【請求項29】第1キャッシュ メモリにミスが生じた ときは、第2メモリより第1キャッシュ メモリ及びス トリーム バッファに対応の情報を供給する請求項27記 載のメモリ アクセス方法。

【請求項30】第1キャッシュ メモリ内でミスされた 情報を第1キャッシュ メモリに供給し、かつこのミス ッシュとに同時に情報アドレスを供給する請求項19記載 10 された情報及びミスされた情報のアドレスに後続する少 くとも1つのアドレスの情報をストリーム パッファに 供給するステップを含んでなる請求項29記載のメモリ アクヤス方法。

> 【請求項31】ミスされた情報がインストラクションを 含む請求項30記載のメモリ アクセス方法。

【鯖求項32】第1キャッシュ メモリ内でミスされた データを第1キャッシュメモリに供給し、ミスされたデ ータに対するアドレスに後続する少くとも1つのアドレ ス内のデータを付加的な複数個のストリーム バッファ モリ及びミス キャッシュにミスが生じたときは、第2 20 に供給するステップを有する請求項31記載のメモリ ア クヤス方法。

> 【鯖求項33】第1キャッシュ メモリ内にミスが発生 するとストリーム バッファをアドレスし、このアドレ スに応答してストリーム バッファ内にミスが存しない ときはストリーム パッファより情報を供給し、第1キ ャッシュ メモリ及びストリーム パッファより情報を 供給し、第1キャッシュ メモリ及びストリーム パッ ファ内にミスが生じたときは前記情報を第2メモリより 第1キャッシュ メモリ及びストリーム パッファに供

【発明の詳細な説明】

[0001]

【技術分野】本発明は、データ処理におけるメモリ ハ イアラーキーの性能(パーフォーマンス)を向上するシ ステム及び方法に関する。とくに本発明はキャッシュ (CACHE) メモリのシステム パーフォーマンス(性 能)を向上するシステム及び方法に関する。さらに本発 明は、キャッシュ メモリへのアクセスのミス ペナル に関する。

[0002]

【従来の技術】キャッシュ(緩衝記憶) 機能は、最近の プロセッサの動作機能に極めて重要な効果をもっている のでますます重要となってきている。表1は、キャッシ ュ ミス時間と、マシンのパーフォーマンスのミスの影 響を示すものである。最近の10年間に、主メモリのアク セス時間よりもサイクル タイムが遙に急速に減少して いる。インストラクション当りのマシン サイクルの平 50 均数も顕著に減少しており、とくにコンプレックス(総

合) セット コンピュータ (CISC) マシンよりレジ ユースト(減少) インストラクション セット コン ピュータ (RISC) マシンへの転移 (transition) が含ま れる場合、これが著しい。これら2つの影響は相乗的で あり、ミス動作 コストを極めて増大させる結果を招来 する。例えば、ディジタル イクイップメント コーポ レイション VAX 11/780 のキャッシュ ミスは、平均イ ンストラクション エクゼキューション (実行) の60% を要するのみである。従ってインストラクションがキャ 60%のスロー ダウンを示すのみである。しかしディジ タル イクイップメント コーポレイション TRL の如 き RISC マシンがミスを有すると、そのコストはほぼ10 倍のインストラクション タイムとなる。とくにメモリ アクセス タイムとマシン サイクル タイムの比が*

*増加すると、この傾向は継続する。将来、サイクル当り の2つのインストラクションを遂行する超大形マシンで 主メモリへ至るすべての通路のキャッシュ ミスは、10 0 インストラクション タイム以上のコストを要するこ ととなる。良く知られているキャッシュ デザイン技術 を注意深く応用した場合でも、100 インストラクション タイム以上の主メモリ回転待時間(latancy)を有する マシンでは、メモリハイアラーキーの固有性能(バーフ ォーマンス) の半分以上を直に失い易いこととなる。こ ッシュ ミスを有していても、そのパーフォーマンスは 10 のことから最新のメモリ ハイーラーキーのハード ウ エア及びソフト ウエアの双方の研究が極めて重要とな ってきている。

6

[0003] 【表1】

Machine	cycles per instr	cycle time (ns)	time (us)	miss cost (cycles)	els: cost (in:
VAX 11/780 WRL Titan	10.0 1.4 0.5	200 45 4	1200 · 540 280	6 12 70	1,

[0004]

【発明の開示】本発明は、一般に第1キャッシュ メモ リと第2メモリを有するメモリ システムに関する。こ れらの第1キャッシュ メモリと第2メモリの間にミス キャッシュを接続する。ミス キャッシュは、第1キ ヤッシュ メモリよりも小さなメモリ容量を有する。情 報のアドレスを行うこれらの第1キャッシュ メモリ、 第2メモリ及びミス キャッシュにある特定の手段を接 **|秋し、第1キャッシュメモリ内にアドレス情報のミスが 30 ける。(以下本明細書においては、セントラル プロセ** 発生した際、情報をアドレスし、第1キャッシュ メモ リ及びミス キャッシュへの情報の供給を行う。

【0005】本発明によるメモリのアクセス方法は、第 1 キャッシュ メモリをアドレスし、このアドレスに応 答する第1キャッシュ メモリ内にミスが発生するか否 かを確める。第1キャッシュ メモリ内にミスが発生し たときは、第2メモリより第1キャッシュ メモリへ、 並びにミスキャッシュに情報が供給される。

【0006】本発明はさらに、第1キャッシュ メモ リ、第2メモリ並びに付属のミス キャッシュで、第1 キャッシュ メモリよりも小容量を有し、第1キャッシ ユーメモリと第2メモリ間に接続されているミスーキャ ッシュを有し、さらにこれらの第1キャッシュ メモ リ、第2メモリ及び付属のミス キャッシュに接続され ており、第1キャッシュ メモリ内に情報のアドレスの ミスが生じたときは、第1キャッシュ メモリ及び前記 付属のミス キャッシュに情報を供給する手段を具えた メモリ システムに関する。

[0007]

【実施例】以下図面を参照して本発明を説明する。図1 50 は近接限界(near term) より小形のキャッシュ18及び

は、メモリ システムの本発明に関係ある部分のみを示 す。問一のチップ22上に、あるいは最新のパッケージ技 術によって製造された単一の高速モジュール上に、CPU (中央処理ユニット) 12、フローティング ポイント ユニット (FPU) 14、メモリ マネージメント ユニッ ト (MONU) 16 (例えばトランスレーション ルック・ア サイド パッファあるいはTLB)、及び第1レベル イ ンストラクション及びデータ キャッシュ18及び20を設 ッサ24をシングル チップと称するが、これはチップま たはモジュールを意味する。) このチップ22のサイクル 時間は、インストラクションの発出速度(レート)より も3~8倍長い。(すなわち、3~8インストラクショ ンによって1つのオフ・チップ クロック サイクルと なる。) これは、サイクル当り多くのインストラクショ ンを発出すること(スーパー カレンダまたは極めて長 いインストラクション ロード VLIW)により、極めて 速いオン・チップ クロックを設けるか(すなわち、通 40 称スーパー パイプライニング)、あるいは、システム の残部に対するよりもプロセッサ チップ22に対し高速 技術を用いる (例えば、 GaAs 対 BiCMOS) ことによっ て達成できる。

【0008】オン・チップ キュッシュ18及び20の予期 されるサイズ (寸法) は、プロセッサ24の製造技術によ って異なるが、高速技術は一般に小サイズのオン・チッ ブキャッシュを要することとなる。例えば極めて大きな オン・チップ キャッシュ18及び20がCMOSに用いるに適 しているが、GaAs またはパイポーラによるプロセッサに

20しか使用できない。従ってGaAs及びパイポーラはより 急速な動作が可能であるが、これらの小形のキャッシュ よりの高いミス レートによって、GaAs またはパイポー ラ マシンと、概密なCHOS マシン間の実際のシステム パフォーマンス比は、これらのゲート速度の比以下と なる。これらすべての場合、第1レベル キャッシュ18 及び20は、直接マップされるものとした。これはもっと も早いアクセス時間を得られるからである。オン・チッ プ キャッシュ18及び20のライン寸法は、大体16B ~32 B の範囲である。データ キャッシュ20は、ライト・ス ルーまたはライト・バックの何れでも良い。本明細書で はこれらの長・短は論じない。

【0009】第2レベル キャッシュ26は、512KB~16 MBの容量とし、超高速の静(スタティック)RAN より構じ 成される。これは、第1レベル キャッシュ18,20と同 じ理由で、直接マップされる。この大きさのキャッシュ 26のアクセス タイムは16~30ns程度である。これはこ のキャッシュに、4~30のインストラクションのアクセ ス タイムを与える。このキャッシュ26のアクセスタイ ムに比較して、プロセッサ24の相対速度は、第2レベル キャッシュはパイプライン (制御) されるを要し、こ れによって充分な帯域幅を得るようにするを要する。例 えば第1レベル キャッシュ18,20がライトスルー キ ャッシュである場合を考える。各6または7インストラ クション毎に1つの平均速度でストア(蓄積)が生ずる のが典型的であるため、パイプラインされていない外部 キャッシュ26は7インストラクション タイムより大な るアクセス タイムに対してはトラフィックの記憶を取 扱うに充分な帯域幅を有していない。これ迄何年もの 間、キャッシュ メモリは主フレーム内で、パイプライ ン制御されてきていた、しかしこれはワーク ステーシ ョンの最近の開発によるものである。最近ECL I/O 及び レジスタまたは入力及び出力にラッチ28を有するキャッ シュ チップが開発されている。これらはパイプライン されたキャッシュとして理想的なものである。第2レベ ル キャッシュ内のパイプライン数は2~3として食 く、この数は、プロセッサ チップ22よりキャッシュ チップに至るパイプ段28、及びキャッシュ チップより プロセッサ24に戻るパイプ段がフル (完全) または半 (ハーフ) パイプ段であるかによって定まる。

【0010】この速度(例えばNIP 当り数メガ パイ ト)のプロセッサ24に充分なメモリを与えるためには、 主メモリ34は512MB - 4GB の範囲であるを要する。これ は約1000個のドラムを含む16Mbのドラム (DRAM) を使用 することをも意味する。主メモリ システム34は第2レ ペル キャッシュのアクセスに比し、大体約10倍の長い アクセス タイムを要する。かかる主メモリ34へのアク セスタイムは、多くのカードに分散している数千のドラ ム (DRAM) 中のアドレス及びデータ信号を抽出 (ファン

ためより高速なドラムが出現しても、主メモリへのアク セス タイムは大体同じ程度に留まる。主メモリへのア クセス タイムが大であることは、第2レベル キャッ シュのライン サイズを128 または256Bとするを要する こととなる。例えば16B のみの場合は、320ns 後に再回 (リターン) することとなる。これは50MB/secのバスの バンド幅となる。このパス パンド幅の10MIP プロセッ サは、1つのメモリ位置より他のメモリ位置へコピーを するとき、パス パンド幅の制約を受けるので、100 ~ 10 1000のMIP プロセッサを使用してもその能力の追加は値 かである。これはプロセッサのシステム性能(パーフォ ーマンス)を考える上で極めて重要な点である。

【0011】このベース ライン システム10に関しい くつかの観察を行うと次の如くである。第1にこのシス テムのメモリ ハイアラーキーは、例えばVAX 11/780の マシンと極めてよく類似しており、ハイアラーキーの各 レベルのみが1レベルCPU12に向って上に移動する。例 えばVAX 11/780の8KB のポードレベル キャッシュはオ ン・チップ移動をする。早期のVAX モデルの512KB -16 20 MB主メモリはボードレベル キャッシュ26となってい た。780 型の主メモリがはじめて入力トランスファー寸 法が大となった (ここでは128-256B 対 VAXの512 ペ ージ)。この方式 (システム) の主メモリ34は、早期の 780 型のディスク サプシステムの寸法と同じで、ペー ジング及びファイル システム キャッシングの如き同 じ機能を行う。

【0012】システム10のメモリ ハイアラーキー パ ーフォーマンスの各段階にパラメータを付したものを図 2 に示した。このシステムに見積られた実際のパラメー タは次の如くである。インストラクション イッシュウ レート 1,000MIP 、ファースト レベル インストラ クション 4KB、4KBデータ キャッシュ 16B ライン 付、1MB 第2レベル キャッシュ 128B ライン付。ミス ペナルティは、第1レベルに対し、24インストラクシ ョン タイムであり、第2レベルに対し320 インストラ クション タイムである。テスト プログラムの特性を 表2に示す。これらのベンチマーク(水準)は、現在使 用されている多くのトレース(計画)に比し、かなり長 いものである。しかしこの作業にはマルチプロセシング 40 の効果はモデルされていない。

【0013】図2に見られるように、殆どのペンチマー クは、第1レベル キャッシュのミスで潜在性能(パー フォーマンス) の半分以上を失っている。第2レベル キャッシュ ミスによっては極く少いパーフォーマンス が失われるのみでる。これは主として、実行プログラム サイズに比較して第2レベル キャッシュのサイズが 大であることによるものでる。大量のプログラムによる より長いトレースは、極めて重要な第2レベル キャッ シュのミスを生ずる。本説明に用いる試験例は、第2レ アウト) ずるに要する時間がその主要部を占る。この 50 ベル キャッシュ機能の有意性に比し極めて少いので、

第2レベル キャッシュ ミスの詳細は検査しない。

ユーベハの計	西で改革した。	· • •	1221	
program	dynamic	data	total	program
name	instr.	refs	refs.	type
ccom	31.5M	14.0M	45.5M	C compiler PC board CAD 1 Unix utility PC board CAD 1 numeric, 100x: LFK (numeric 100ps)
grr	134.2M	59.2M	193.4M	
yacc	51.0M	16.7M	67.7M	
met	99.4M	50.3M	149.7M	
linpack	144.8M	40.7M	185.5M	
liver	23.6M	7.4M	31.0M	

【0014】想定されるパラメータは所定範囲の極端の もの(最大パーフォーマンス プロセッサに最小サイズ 10 のキャッシュ) であるため、他の形態はメモリ ハイア ラーキーのパーフォーマンスにおける対応のロスは、こ れより少いものとなる。それにも拘らず、興味ある範囲 内での任意の形態は、メモリ ハイアラーキーの潜在バ ーフォーマンスのかなりの比率部分を失う。これはシス テムのパーフォーマンスの中の最大の部分は、メモリ ハイアラーキー パーフォーマンスの改良によって得ら れ、これはCPU のパーフォーマンスをより増加しようと する試みによって得られるものではないことを意味す より増加させることにより。) 以下本明細書で述べる主 課題は、低価格で、ペースライン メモリ ハイアラー キーのパーフォーマンスを改良向上させることでる。最 後に付け加えると、CPV コア (CPU12, EPU14, MAN U16, 第1レベル キャッシュ18及び20を含む)のパーフォー マンスのコンプロマイズ(妥協)を避けるため、研究す べき本技術に必要なすべての付加的ハードウエアはCPU コアの外側(すなわち、第1レベル キャッシュ18及び 20の下側) でなければならない。かくすることにより、 これらの付加的ハードウエアはキャッシュ ミスの際に 30 のみ関与することとなり、通常のインストラクションの 実行に絶対に(クリティカルに)必要な通路内には存し なくなる。

【0015】キャッシュのミスは4つのカテゴリーに分 類することができ、これらは次の如くである。

コンフリクト (抵触)、……conflict

コンパルソリ (強制)、……compulsory

キャパシティ (容量)、……capacity

コヒーレンス(凝集)、……coherence

(アソシアティブ)であり、少くとも最長時間未使用LR U (リースト リセントリィ ユースト) の入換え (リ プレースメント)を有しているときには起らないミスで ある。コンパルソリ ミスとは、キャッシュが第1にデ ータの一部の最初のものであるため、すべてのキャッシ ュ構成(オーガニゼーション)に必然的なミスである。 キャパシティ ミスとは、キャッシュのサイズが参照間 のデータを保持するに充分でないときに生ずる。コーレ ンス ミスとは、マルチプロセッサ キャッシュ コン システンシィ (確実性) の保存を無効にするとき以外に 50 る。

は生じないミスである。

【0016】直接マップされたキャッシュは、これらが 付属性 (associativity) に欠けているためより多くの コンフリクト ミスを有するが、これらに対するアクセ スタイム コストを考慮するとき、これらのパーフォー マンスはセット・アソシアティブ キャッシュよりも良 い。実際上、究極的通路が時間を要するRAM のアクセス である場合に、この直接マップ キャッシュのみが唯一 のキャッシュ形態となる。 コンフリクト ミスは、すべ ての直接マップ キャッシュ ミスの20%~40%の間に あることが一般である。 図3は、試験モデルに対するコ る。(後者は例えば、インストラクションの並列発生を 20 ンフリクトによりミスのパーセントを示すものである。 第1レベル データ キャッシュ ミスの平均で30% は、コンフリクトによるものであり、また第1レベル インストラクション キャッシュ ミスの20%はコンフ リクトによるものである。これらはかなり大きな比率で あるため、直接マップ キャッシュ メモリに限界的な アクセス通路を付加することなく、或る程度の付加的付 属性 (associativity) を与えることにより "我々の成 果(ケーキ)を享受し、さらにその恩恵にあずかる(食 べる) "ことが好適である。

【0017】図4のミス キャッシュ システム40に示 す如く、チップ上の第1レベル キャッシュ20と第2レ ベル キャッシュへのアクセス ポートの間に小形のミ スキャシュ42を配置することによって直接マップ キャ ッシュ20の対応性を付加することができる。ミス キャ ッシュ42は、データの2~8程度のキャッシュ線44を有 する小形の完全・アソシェティブ キャッシュである。 ミスが発生すると、データは直接マップ キャッシュに 戻されるのみでなく、ミス キャッシュ42にも戻され、 ここにおいて、LRU (最長時間未使用)アイテムを入換 コンフリクト ミスとは、キャッシュが完全に付属的 40 える。上位キャッシュ20が検算(prove)される毎に、 ミス キャッシュ42も検算される。上位キャッシュ20内 にミスが生じ、アドレスがミス キャッシュ42に一致し ているときは、直接マップ キャッシュ20は次のサイク ルでミス キャッシュ42より再ロードされる。かくする と、長期のオフ・チップ ベナルティが、短期のオンサ イクル オン・チップ ミスで置換えられる。この配置 は、クリティカルな通路が悪化されないという要求を満 足する。その理由は、ミス キャッシュ自体はプロセッ サの実行の通常のクリティカル通路に存しないからであ

【0018】コンフリクト ミスの除去において、種々 のミス キャッシュ構成の成功率を図5に示す。第1に 着目すべきことは、ミス キャッシュ42によって、イン ストラクション コンフリクト ミスよりも、より多く のデータ コンフリクト ミスが除かれることである。 これは次の如くして説明できる。ほとんどすべての場合 にあてはまるように、キャッシュ サイズよりもプロセ ジュア(手続)のサイズが小である限り、1つのプロセ ジュア内の各インストラクションは互にコンフリクトを 生じないように、インストラクション コンフリクトは 10 広く広がる傾向がある。従ってインストラクション コ ンフリクト ミスは他のプロセジュアが呼出されるとき に起り易い。ターゲット プロセジュアは、呼出し (ca lling) プロセジュアに関し、すべての個所にマップさ れるので、極めて多くのオーバーラップを来す。各プロ セジュアにおいて、60の異なるインストラクションが実 行されるとすると、試験される最大寸法のミスーキャッ シュ42内で、コンフリクトミスは15ライン以上に分離さ れる。 換言すると、小さなミス キャッシュ42は、全才 ーパー ラップを収容しきれず、これを使用しうるよう にする前に反復して再ロード (reload) する必要があ る。この型式の参照パターンは最悪のミスキャッシュ パーフォーマンスを示す。

【0019】一方、データ コンフリクトは極めて接近 した間隔で生じうる。2つのキャラクタ ストリングを 比較する場合を考える。2つのストリングの比較点が同 じラインにマップするとすると、互に相異なるストリン グへの交互の参照(リファレンス)は常にキャッシュ内 で失われる。この場合2つのエントリーのみのミスキャ ッシュ42によりこれらのコンフリクト ミスのすべてが 30 除かれる。これは他方のパーフォーマンスの極端な場合 であることは明らかであり、図5の結果は関連のプログ ラムに基づくパーフォーマンスの範囲を示している。そ れにも拘わらず4匹 データ キャッシュに対して、2つ のエントリー44のみのミス キャッシュ42によって、デ ータ キャッシュ コンフリクト ミスの平均25%、ま たは全データ キャッシュ ミス (図6) の13%が除か れる。ミスキャッシュ42を4つのエントリー44に増加さ せると、38%のコンフリクト ミスが除去しうるか、全 体で36%のデータ キャッシュ ミスが除かれる。4エ ントリー44のミス キャッシュエントリーによる改良は 僅かであり、15エントリーの44を設けたときも、データ キャッシュの全体の減少は、25%増加したのみであっ

た.

ッシュ20よりもより多くの面積を必要とするが、2 ライン ミス キャッシュ42内の各ラインは、ミス率において50倍の大きさのマージンの改良を行うので、レイアウトのサイズの差を補って余りがある。

12

【0021】図5と図3とを対比すると、コンフリクト によるミスのパーセントが高い程、ミス キャッシュ42 がより有効にこれらのミスを消去することが刺る。例え ば、図3では、 "met" は、全体のデータ キャッシュ 20のミスに対し最高のコンフリクト ミスを示してい る。同様に "grr " 及び "yacc" は、コンフリクト ミ スの平均バーセントよりも大きな比率を示している。ミ ス キャッシュ42はこれらのプログラムに対しても極め て大きな貢献をする。"linpack"と"ccom"はコンフ リクト ミスの最小パーセント値を示し、ミス キャッ シュ42はすべてのプログラムのこれらのミスのごく数パ ーセントを取除く。これはプログラム データ コンフ リクト ミスに大きな比率を有しているときは、全体の 密度の理由で、これらを或る程度粉砕(cluster)すべ きことを示している。これはプログラムが、少数のコン 20 フリクト ミス、例えばミス キャッシュより、給付 (benefit) される "liver " の如きミスを含むことを 妨げない。しかしコンフリクトミスのパーセントが増加 するにつれ、ミス キャッシュによるこれらのミスの除 去率も増加する。

(0022) 直接マップ キャッシュとミス キャッシュを有するシステムについて考える。ミスが生ずると、データは、ミス キャッシュと直接マップ キャッシュの双方にロードされる。ある意味では、このデータの二重操作は、ミス キャッシュ内の記憶蓄積スペースを設け、1 (ミス キャッシュ マップ内のすべてのアイテムが直接マップ キャッシュ内のラインと同じになっている場合)より、エントリーの全数(ミス キャッシュをヒットしない一連のミスが生ずる場合)の範囲に亘る

【0023】ミス キャッシュ42をより良好に使用するため、図7のキャッシュ システム50内に示す小形の完全付属(アソシエティブ)ミス キャッシュ52に対する別の置換アルゴリズムを使用すごとができる。ミスにより要求されるデータをミスキャッシュ42内にロードする代りに、54に示す如く、直接マップ キッシュ20よりビクティム ラインによって完全付属ミス キャッシュ52にロードすることができる。これを"ビィクティムキャッシング)"と称する。ビィクティムキャッシュ52にも何れにもデータ ラインは現れない。これは、ビィクティムキャッシュ52にも何れたもデータ ラインは現れない。これは、ビィクティムキャッシュ52は、直接マップ キャッシュ20より放出されるアイテムのみがロードされるからである。ビィクティム キャッシュ52をヒットするような直接マップ キャッシュ20内のミス

の場合には、直接マップ キャッシュ ラインとマッチ するピィクティム キャッシュ ライン56の内容をスワ ップ(交換)する。

【0024】参照ストリームによって、ピィクティム キャッシュはミス キャッシュに小さなあるいは極めて 重大な改良の何れかを行うことができる。この利点はミ スキャッシュ内の二重化に対応して定まる。ピィクティ ム キャッシュは常にミスキャッシュの改良を行う。

【0025】1例として、コール サイトとコンフリク トを生ずる内側ループ内の小手続き (プロセジュア) を 10 呼出すインストラクション参照ストリームを考える。こ のプログラムのエクゼキーション (実行) は、ミス キ ャッシュ42内の位置数よりも大きなコンフリクト ルー プに沿ったパス長を育することもある。この場合、ミス

キャッシュは価値を生じないこともある。その理由 は、キャッシュ内に常時二重化アイテムがフラッシュさ れるからである。しかし、これに代えてピィクティム キャッシュを使用すると、捕捉しうるパス長はほぼ2倍 となる。これは1缸のコンフリクト インストラクショ ンが直接マップ キャッシュ20内で生きており、また他 の1組がビィクティム キャッシュ52内で生きているか らである。このループに沿ってエクゼキュションが進行 するにつれて、これらのアイテムのトレードが行われ

【0026】ピクティム キャッシングによって除かれ るコンフリクト ミスのパーセントを図8に示した。1 つのライン56で構成されているピクティムキャッシュ52 は、必ず2つのライン44で構成するを娶するミス キャ ッシュ42と逆に有用でさえある。ミス キャッシュと比 校してすべてのペンチマークは改善されている。しかし ペンチマークのインストラクション キャッシュ18のパ ーフォーマンス及びデータ キャッシュ20のパーフォー マンスは長い連続参照ストリーム(例えば、"ccom"及 び"リンパック")がもっとも改良されている。

【0027】図9は、ピィクティム キャッシュによっ て得られたと思われるミスの全体の減少率を示す。図6 と図9との比較より判るように、ピィクティム キャッ シュ52のパーフォーマンスは、2倍のエントリー数を有 しているミス キャッシュ42よりも場合によって良好で ある。例えば "yacc" のデータ キャッシュ20のパーフ ォーマンスを、1・エントリーピィクティム キャッシ ュ52及び2・エントリー ミス キャッシュ42で考えて 見る。 ピィクティム キャッシュ52はピィクティムを放 素しないので、状況によってピィクティム キャッシュ はエントリー数が2倍のミス キャッシュよりもミスの 数が少くなる。例えば、新規なデータの評価に多くのキ ャッシュ ミスが生ずる(例えば、強制 (compulsory) ミス) ことを考えると、ミス キャッシュ42とピィクテ ィム キャッシュ52の双方をフラッシュ アウトするこ とが有効である。次で他の新しいラインが参照される場 50 き、ピィクティム キャッシュ52のパーフォーマンスは

合を考えると、ミス キャッシュ42を有するシステム40 と、ビィクティム キャッシュ52を有するシステム50と の双方にミスが生じている。ラインの古い内容が次に参 照されると、ミス キャッシュ42はこのアイテムを保有 していないが、ピィクティム キャッシュ52はこれを保 有している。従ってミス キャッシュ42を有するシステ ム40は、メモリ ハイアラーキーの次位のレベルで2つ のミスを有するが、ピィクティム キャッシュ52を有す るシステム50は1つのみのミスを有することとなる。

14

【0028】図10は、種々のサイズの直接マップ デー タ キャッシュ20をパックアップするときの、1, 2, 4、15エントリーのピィクティム キャッシュのパーフ オーマンスを示す。一般に小さい方の数の直接マップ キャッシュ20が、ビィクティム キャッシュ52の付加に よって、より多くの利益を得る。参考のため、各キャッ シュ サイズに対するコンフリクト ミスの全パーセン トを示してある。ピィクティム キャッシュ52のパーフ オーマンス対直接マップ キャッシュ20のパーフォーマ ンスには2つのファクターが存する。その第1は、直接 20 マップ キャッシュ20のサイズが大となるにつれ、ビィ クティム キャッシュ52の相関的サイズは小となること である。直接マップ キャッシュ20が大となり、ライン サイズを小(16B) としている為、ピィクティム キ ャッシュにより容易に除きうる稠密なマッピングのコン フリクトの可能性が減少する。第2には1kBより32kBへ 向ってコンフリクト ミスは僅か減少する。既述の如 く、コンフリクトミスのパーセントが減少するにつれ、 ピィクティム キャッシュ52によって除かれるミスのバ ーセントも減少する。しかし極めて大きなキャッシュに 30 対しては、コンフリクト ミスのパーセントが増加する ため、第1の効果がより大きな影響を及ぼし、ピィクテ ィム キャッシュ52のパーフォーマンスは僅かしか増加 しない。

【0029】図11は、種々のライン サイズの4KB直接 マップ データ キャッシュ20に対するビィクティム キャッシュ52のパーフォーマンスを示す。予朗したよう に、このレベルでライン。サイズが増加するにつれて、 コンフリクト ミスの数も増加する。コンフリクト ミ スのパーセントが増加すると、ピィクティム キャッシ ュ52によって除去されるかかるミスのパーセントも増加 する。ピィクティムキャッシュ52を有するシステム50 は、長いライン サイズにおいて、ピィクティム キャ ッシュを設けないものよりも利益を得る。その理由は、 ピィクティムキャッシュ52は、長いキャッシュ ライン より由来したコンフリクトによるミスを除く動けをする からである。ピィクティム キャッシュ52内にデータ記 憶のために用いられる面積が一定に保持されるとしても (例えば、ライン サイズが倍となると、エントリー数 は半分にカットされる)、ライン サイズが増加したと

より改良されるか、少くとも同じ状態を保つ。

【0030】キャッシュのサイズが増加すると、ミスの 大きなパーセントは、コンフリクト及びコンパルソリー ミスとなり、キャパシティ ミスの比率は減少する。 (キャッシュが全プログラムよりも大きい場合は、コン パルソリー ミスのみが残るので、当然これを除く。) 従ってピィクティム キャッシュ52は、第2レベルキャ ッシュ26にも有効であると期待される。ライン サイズ の増加とともに、コンフリクト ミスの数が増加するた め、第2レベルキャッシュ26のライン サイズが大とな 10 ると、ピィクティム キャッシュ52の潜在的有用性が増 加する傾向にある。第1レベル キャッシュ20の場合と 同様に、第2レベル キャッシュ26内でコンフリクト ミスのパーセントが大となるにつれて、ピィクティム キャッシュ52によって除かれるコンフリクト ミスのパ ーセントが大となる。

【0031】ピィクティム キャッシュの興味ある一面 は、キャッシュのハイアラーキーにおけるインクルージ ョン プロパーティ(算入特性)を冒涜(violate) す ることである。これは、マルチプロセッサのキャッシュ 20 のコンシステンシィ (一貫性) のアルゴリズムに悪影響 を及ぼすだけでなく、キャッシュ シミュレーションに 用いられるアルゴリズムにも影響を及ぼす。例えば、所 定のCPU 基準ストリーム上の第2レベル キャッシュ26 に対するミスの数は、その頂上 (トップ) にある第1レ ペル キャッシュ26のサイズ(但し、ライン サイズで はない)に無関係である。しかしながらピィクティム キャッシュ52は、第1レベルのみでなく、第2レベルに おいてもコンフリクトする多くのラインを含有すること ができる。このため、第1レベル ピィクティム キャ 30 ッシュ52の使用は、第2レベルにおけるコンフリクト ミスの数も減少させることができる。第2レベル キャ ッシュ26に対するピィクティム キャッシュ52の研究に 当り、第1レベル ピィクティム キャッシュ52を設け る場合と、設けない場合との両方の形態を考える必要が ある.

【0032】メガ パイトの第2レベル キャッシュ26 に対するピィクティム キャッシュ52の念入りな調査に は、数百万のインストラクションのトレースが必要とな る。現在我々はより小さいテスト ケースに対するピィ クティム キャッシュのパフォーマンスのみを有してお り、多メガ バイトの第2レベル キャッシュ26に対す るピィクティム キャッシュのパフォーマンスを得るこ とについては目下取進め中である。

【0033】とくに第1レベルのオン・チップにおける ミス キャッシュ42のその他の重要な使途は、イールド (歩留り) の向上である。すべてのインストラクション 及びデータ キャッシュ18及び20のパイトにパリティが 雄持されており、データ キャッシュ20がライト・スル 16

して取扱うことができる。 レフィル パスがキャッシュ をバイバスするときは、このスキムは、ハードのエラー を有するチップを使用することを許容する。(実際上、 パイトのパリティに対しては、1パイト当り、最大で1 つの悪いピットがあるとすると、キャッシュ内のすべて のビットの1/9 迄が誤っていることもありうる。) 残念 乍ら、ミス キャッシュ42が存せず、linpack (例え ば、saxpy) の内側ループが欠陥のあるライン上にラン ドするか、構造変数に用いる周波数が欠陥ライン上のも のである場合は、システムのパフォーマンスは大幅に低 下(degrade)する、(例えば、あるコード セグメン トで係数4より大にデグレードする)。さらに、欠陥の 位置によって、ランダムの様相でパフォーマンスのデグ レードがチップ毎に変化する。これは、プロジェクトの エンジニアリングの開発における潜在性イールドの強化 を制限する。しかしミス キャッシュ42を付加すること によって、欠陥を引起すパリティ ミスのペナルティは 1サイクルのみとなり、これはオフ・チップ ミスより もマシンのパフォーマンスに与えるインパクトは遙に小 となる。従って欠陥の数が小であり、ミス キャッシュ 42で充分取扱えるものであれば、ハードの欠陥のあるチ ップを生産系で使用することができる。もし、ミスーキ ャッシュ42を、生産上の欠陥のあるシステムのパフォー マンスの改良に使用すべきときは、インストラクション ミス キャッシュあるいは単に1つのエントリーのみ を有するミス キャッシュも有用である。

【0034】前に述べたピィクティム キャッシュ52は パリティ エラーに起因するミスの修正には有用ではな い。これはピィクティムがパリティ エラーでコラブス (退化) しており、セーブに衝しないからであ。しかし ピィクティム キャッシュ52は次の如くの変化を加える ことによってエラー修正にも使用することができる。キ ャッシュ ミスがパリティ エラーによって生ずる場合 には、ピィクティムキャッシュ52に入力 (ミス) データ をロードし、ピィクティムをロードしない。 かくする と、通常のミスに対するピィクティム キャッシュ52の ように動作し、ミス キャッシュ42はパリティ ミスに 対し動作する。このような僅かな変形によって、ミス キャッシュ42がエラーのレカバリーに用いられ、ピィク ティムキャッシュのより良好なパフォーマンスを組合せ ることができる。

【0035】コンパルソリー(強制)ミスは、如何なる キャッシュ構成でも、一部のデータに最初に参照される ために必要とされるミスである。キャパシティ ミス は、キャッシュの大きさが、参照の間にデータを充分保 持するものでないときに生ずるミスである。キャパシテ ィ ミス及びコンパルソリー ミスを減少させる1つの 方法は、長いキャッシュ ライン サイズまたはプレフ ェッチ方法の如きプレフェッチ技術を用いることであ 一である場合、キャッシュ パリティ エラーはミスと 50 る。しかしながら、ミスのレートを増加させることなし

に、また転送すべきデータの量を遙に増加させることな しにライン サイズを任意に大とすることはできない。 本章では、長いライン及び過剰のプレフェッチに関する 従来の問題を減少させ乍ら、キャパシティ ミス及びコ ンパルソリーミスを減ずる技術を研究することとする。

【0036】ライン サイズが長くなると、各種の異なるプログラム及びアクセス パターンに対し固定した転送 (トランスファー) サイズを設ける点で不利益を生ずる。プレフェッチ技術は、プログラムの実際のアクセス パターンにより良く適合しているので興味がある。このことは、インストラクション ストリームまたは、ユニット ストライド アレイ アクセスの如き、長い準連続 (quasi-sequential) アクセス パターンのパフォーマンスの改良にとくに重要である。

【0037】3つのブレフェッチ アルゴリズムの詳細 な解析が、スミス アラン ジュニア (Smith Alan. J.) により "Cache Memorie " として、Computing Serv eys 1982, 9, pp473-530 に発表されている。プレフェ ッチでは、各参照後常にプレフェッチを行う。これは我 々のペース システム10では実際的でない。その理由 は、単一のレベル・2キャッシュ レファレンス (参 照)を必要とする時間内に数多くのレベル・1 キャッ シュ アクセスが行われるからである。これはインスト ラクション キャッシュ18より、1 サイクル当り複数の インストラクションをフェッチし、同時に1サイクル当 りデータ キャッシュ20にロードまたは蓄積を行うマシ ンにおいて特に事実である。プレフェッチ・オン ミス (ミスの際のプレフェッチ) 及びタグド・プレフェッチ (タグ付ブレフェッチ) はより有望な技術である。ブレ フェッチ・オン ミスにおいては、ミスが生ずると、次 30 のラインもプレフェッチする。この技術では、純粋シー ケンシャル レファレンス ストリームに対するミスの 数を半分にカットする。タグド・ブレフェッチは、さら にこれより良好である。この技術においては、各プロッ クは付随するタグ ピットを有する。あるブロックがブ レフェッチされると、そのタグ ビットは"0"(ゼ ロ)にセットされる。このブロックが使用される毎に夕 グ ビットは1にセットされる。このブロックが0より 1に転移する毎にその後続のプロックがプレフェッチさ れる。フェッチが充分急速に行われると、これにより純 40 枠シーケンシャル リファレンス ストリーム内のミス の数は0に減少する。残念乍ら、ペースシステム10で は、レーテンシィ (潜在性) が極めて大であるためこれ は不可能である。図12は、C コンパイラー ベンチマ ークの遂行中に必要とするプレフェッチ ラインに至る 迄の時間 (インストラクション 発出迄の時間) を示す ものである。当然のことながら、ライン サイズは4イ ンストラクション分であるため、マシンをキャッシュさ れないストレート・ライン コードで維持するために

間内に受信されなければならない。ベース システムでは、第2・レベル キャッシュ26は、アクセスに多くのサイクルを要し、かつマシンは各サイクル当り実際に数多くのインストラクションを発出するため、タグド ブレフェッチのみが、所要のインストラクションを設ける

18

レフェッチのみが、所要のインストラクションを設ける のに、ワン・サイクル・アウト・オブ メニー ヘッド スタートを有する。

【0038】本発明で必要なことは、夕グ転移の生ずる前にプレフェッチをスタートさせることである。図13に10 示したシステム60におけるストリーム バッファ62と称されるメカニズム (機構)によりこれを行うことができる。ストリーム バッファ62は、それぞれ夕グ66より成る一連のエントリー64、利用可能ビット68及びデータライン70より成る。

【0040】次々のキャッシュへのアクセスにおいて も、これらのアドレスをストリームパッファ62に記憶さ れている第1アイテムと比較する。この参照において、 キャッシュ20ではミスし、ストリーム バッファ62では ヒットしたとすると、キャシュ20はストリーム パッフ ァ62より単一サイクルで再ロードすることが可能であ る。これはオフ・チップ ミス ベナルティよりも遙に 急速である。ここにおけるストリーム バッファ62は簡 単なFIFO キュー (特合せ) と考えられ、キューの初頭 のもののみが、タグ比較器72を有しており、ストリーム パッファ62より移動されたエレメントは、如何なるラ インをもスキップすることなしに順次厳密に移動させる ことを要する。この簡単なモデルでは、非順番 (non-se quential) ライン ミスは、キューの次の下位に要求さ れるラインが既に出現していても、ストリーム パッフ ァ62をフラッシュさせ、ミス アドレスより再スタート させる。以下に、既にフェッチしたラインを順番(シー ケンス) 外としうるより複雑なストリーム パッファに ついて述べる。

パイプ ライン インタフェイスによって、ストリーム パッファ62は第2レベル キャッシュ26の最大帯域幅 に充填され、プロセスにあたり、多くのキャッシュ ラ インを同時にフェッチすることができる。例えば、イン ストラクション キャッシュ18のミスの16B ラインの再 充足のレーテンシィ(回転符ち時間…latancy)が12サ イクルと見なす。パイプ ラインされたメモリ インタ フェイスで、各4サイクル毎に新しいライン リクエス トを受入れられるものを考える。4・エントリースト リーム バッファ62は、常時3つのリクエストが待機し ている状態で、サイクル当り1つの速度で4Bのインス トラクションを与えることができる。従って順次のイン ストラクション実行中、長いレーテンシィ キャッシュ ミスは生じない。これは、同時には1ラインのみしか プレフェッチされない純粋順次参照ストリームにおける タグ付プレフェッチのパフォーマンスと違っている。こ こでは順次のインストラクションは、各3サイクルに1 つのインストラクションに等しい帯域幅(すなわち、12 サイクル レーテンシィ/4インストラクション 各ラ イン当り)でのみ供給される。

【0042】図14は、それぞれ16パイトのラインを有 し、4 KBインストラクション キャッシュ18をパックす る4・エントリー インストラクション ストリーム パッファ62と、4KB データ キャッシュ20をパックす るデータ ストリーム パッファ62のパフォーマンスを 示す。この図は、バッファが最初のミスで開始して、プ レフェッチを許されるライン数に基づき、除かれるミス の累計数を示すものである。ほとんどのインストラクシ ョンの参照(レファレンス)は、6番目の連続ラインが フェッチされる時までに、純粋な順番アクセス パター ンを破り、一方多くのデータ参照パターンはより早く終 結する。これの例外は、"liver"に対するインストラ クション参照及び"linpack"に対するデータ参照であ る。 "liver" は、プログラムの14のループが順次実行 され、初めの14ループは一般に他の手続きをコールしな いか、あるいは過剰のプランチを行い、連続ミス バタ ーンを破るため、変則である可能性がある。"iinpack "のデータ参照(レファレンス)パターンは次の如く して理解できる。ストリーム バッファ62は、キャッシ ュ18または20がミスレたラインを提供するのみの責務を 有している。"linpack"の内側のループ(例えば、sax py) は、マトリックスの1行と他の行との間の内積(i nner product)を行う。1つの行の第1の使用によ り、この行はキャッシュにロードされる。キャッシュの 当該の後続のミス(第1行のマッピング コンフリクト を除く)の後、マトリックスの次位のラインが構成され る。マトリックスは過大であって、オン・チップ キャ ッシュに適さないので、全マトリックスは各反復(iter ation) 毎にキャッシュを通過する。ストリーム パッ ファ62は第 2 レベル キャッシュ26によって提供される 50 ード (4 B) の各サイクルに平均常城幅でデータを形成

最大帯域幅でこれを行いうる。基準ストリームがユニッ ト・ストライドであるか、または各第3ワードまたは最 大で他へスキップすることはこれに対し必須の要件であ る。非・ユニット・ストライド方向にアレイがアクセス されると、(さらに、他のディメンションが、ノン・ト ライピアルである限り) ここに説明したストリーム バ ッファ62は僅かな利点しか有さなくなる。

【0043】図15は、3つの典型的なストリーム バッ ファにおける帯域要求を示すものである。 "ccom" に対 10 する I・ストリームは極めて正規である。(インストラ クション中に測定したとき。) 平均として、各4.2 イン ストラクション毎に168 ラインをフェッチするを要す る。プログラムが短いループに入ると、ストリーム バ ッファ62を参照する間隔が増加し、例えば疑問 (else) クローズをスキップするような場合の如く、プログラム が小幅の前方ジャンプを行うようなときはこれは減少す る。それにも拘らず、フェッチ周波数は極めて規則正し い。このデータは、例えばディジタルイクイップメント コーポレイション マルチチタン CPU またはMIPS R 2000 (商品名) の如く、短い機能ユニット レーテンシ ー (回転待ち時間) を有するマシンに対す るものであ る。従ってインストラクション当りのサイクル数は、キ ャッシュ ミスの無いとき、1に極めて近くなる。

【0044】 "linpack " 及び "ccom" に対するデータ ストリーム パッファの参照のタイミングを図15に示 してある。"limpack"に対する新規な16B ラインの参 照速度は、各27インストラクション当り、1である。 "linpack " のこの部分は二重精密 (doubk precision) であるため、この作業は、各13.5インストラクショ ン当り、内側ループの新しい反復(iteration)を行 う。これは希望値よりも大である。この"linpack"の パージョンはある程度ルーズであり、各アレイ素子に対 するアドレス計算を整数倍し、ループはアンロールされ ない。ループがアンロールされ、広範な最適化(optimi zation) が行われるとすると、参照のレート(比率)は 増加する。しかし、インストラクション側には存しない データ側の記憶トラフィックに起因するインストラクシ ョン ストリームのレートよりも以下でなければならな い。 "ccom" は興味あるトライモード (三モード) のパ ーフォーマンスを有している。ミスに続いて、後続のラ インが使用されるとすると、平均でミス後、僅か5サイ クルで必要とされる。ミス後次の2つのラインに対し、 平均で各10インストラクション毎に連続するデータ ラ イン (16B) が必要とされる。初めの3つのラインがス トリーム バッファ62の殆どの(82%)利点を生ずる。 その後は連続するラインは"linpack"に近いレート、 すなわち平均で各24インストラクション毎に必要とされ る.

【0045】一般に、バック・アップのメモリが新規ワ

することができると、ストリーム バッファ62は連続参照を維持することが可能となる。これはインストラクション ストリームに対し充分であり、かつ極めて多く巻戻し(アンロール)されたブロックコピーにも充分で、二重ブレシジョン ロード及びメモリ(store)を使用する。この帯域幅が得られないときは、インストラクション ストリームバッファの利点は減少し、ブロックコピー及び他の類似のオペレーションも負のインパクトを受ける。しかし各1.5~2サイクル当り1つの新しいワードを均等化(イコーリング)する帯域幅は多くのデータに対し依然として充分役に立つ。なおこれらの価は帯域幅に対するものであり、図12のブレフェッチ スにおいて要求される全レーテンシィを達成するよりも 造に容易である。

【0046】前章に述べたストリーム バッファ62は、 インストラクション キャッシュ18のミスを全体で72% 取除くことができた。しかしデータ キャッシュ20のミ スは、その25%しか取除くことができない。この理由の 1つは、データの参照が、異なるデータ源よりのインタ リーブされたデータ ストリームで構成されていること による。データの参照におけるストリーム バッファ62 のパフォーマンスの向上を図るため、マルチ・ウエイ ストリーム バッファ62のシステム80をシュミレートし た。(図16) このシステム80は4個のストリーム パ ッファ62を並列にして構成されている。何れのストリー ム パッファ62をもヒットしないデータキャッシュ20に ミスが生ずると、最低頻度 (least recently) でヒット されたストリーム パッファ62をクリヤし(すなわちLR ሀ 置換)、ミスのアドレスにおい てフェッチを開始す る。

【0047】図17はマルチ・ウエイ ストリーム バッ ファ システム80を我々のペンチマーク セットで動作 させたときのパフォーマンスを示す。予期したように、 インストラクション ストリームによるパフォーマンス は本質的には変らなかった。これはインストラクション ストリームに対しては、より簡単な単一ストリームバ ッファ システム60で充分間に合うことを示している。 しかし、マルチ・ウエイ ストリーム バッファ シス テム80は、データ側では画期的な性能向上改良を示し、 これは6つのプログラムに対しミスの43%を除去するこ とができ、単一ストリーム パッファ システム60の性 能のほぼ2倍であった。 "liver" のマトリクス動作が 最大の改良(減少を7%より60%に変えた)を示した が、すべてのプログラムが或程度の改良を示した。 "li ver "もそのデータ構造に、ユニット ストライド ア クセスを行うことを付記する。

【0048】以上の説明においては、ストリーム バッ を最大にする能力があるファ62に対し、単に1つのアドレスコンパレータのみが ntiality of reference 設けられていた。これは、要求されたラインがストリー ならば、ストリーム パッファ62内であるが、コンパレータ72に対する第1 50 性はさらに小さくなる。

位置にない場合には、ストリーム バッファ62は参照の際にミスをし、その内容はフラッシュされることを意味する。このスキムに対し、明らかな改良を行う1つは、コンパレータをストリーム パッファ62の各位置に設けることである。かくすると、例えば準連続参照パターンによって、あるキャッシュ ラインがスキップされても、ストリーム パッファ62は、キャッシュ ラインが既にフェッチされている限り依然としてこれに供給を行うことが可能である。

22

【0049】図18は、3つの比較器(comparators) を持 10 つストリーム パッファの性能を示す。疑似ストリーム パッファ(quasi-stream buffer) は、命令キャッシュ ミスの76%を除去することができ、これは純粋逐次(p urely sequential) ストリーム パッファよりも4%の 改善であって、残留ミスの数の14%の減少をもたらす。 このことは恐らく、"if"ステートメント中の"then"クロ ーズや"else"クローズのようなコードがスキップしたと きに、疑似ストリーム バッファが有用なフェッチを継 続できる能力に依るものであろう。シミュレートされた この変形は3つの比較器を持つので、最大2つのキャッ 20 シュ ラインに加えて更に 3/4までのキャッシュ ライ ンを、アラインメントによりどちらかの例で、最大合計 16ないし22の命令に対してスキップすることが出来た。 このことは、ストリーム パッファがフラッシュされる ことの起きない(分枝アラインメントによる)逐次スト リーム バッファでは、僅かに0ないし6命令しかスキ ップしないのに対比される。

【0050】疑似ストリーム バッファの余分の比較器はまた、4方向(lour-way)データストリーム バッファ の性能をも改善する。結局全体では、4方向疑似ストリーム バッファはすべてのミスの47%を除去することができ、これは純粋変次4方向ストリーム バッファよりも4%の向上である。

【0051】単一ストリーム パッファへ数個の余分な 比較器を設けるために所要のハードウェアの量は小さい ものだから、疑似ストリーム バッファは、命令ストリ ームに対する逐次ストリーム パッファの有益な一般化 であるかのように思われる。それは、僅かに2つの比較 器を付加することが、逐次ストリーム パッファを疑似 ストリーム バッファに転換するのに要求されるだけだ からである。しかし、多方向(multi-way) データ疑似ス トリーム パッファに対しては、それは有用ではないか も知れない、と云うのは所要の余分な比較器の数が何倍 にも大きくなるであろうからである。ソフトウェア探究 での興味ある分野として、コンパイラがコードを再構成 し、データ レイアウトがストリーム バッファの用途 を最大にする能力がある。もし引照規律の逐次性(seque ntiality of references) を最適化する技術が成功する ならば、ストリーム バッファへの余分な比較器の必要

【0052】ストリーム パッファの性能を視野に収め るために、このセクションではストリーム バッファの 性能を以前に文献で検討したプリフェッチ技術に譬える ことにする。我々の6つのペンチマーク上での、ミスの 際のプリフェッチ(prefetchon miss)、タグ付プリフェ ッチ(tagged prefetch) 及び常時プリフェッチ(always prefetch) の性能が扱3に示される。このデータは、1 命令付与(oneinstruction-issue) の第2レベルキャッ シュ回転待ち時間(latency) を伴うこれらのプリフェッ チ技術の使用を前提にして、ミスの減少を示している。 1命令付与の回転待ち時間は1マシーンサイクルより小 さいであろうから、また第2レベルキャッシュは典型的 に多くの CPUサイクルの回転待ち時間を持つのだから、 このデータは全く非現実的なものであることに留意され たい。それにも拘らず、これらの数字はこれらのプリフ エッチ技術の性能の上限を与えるのである。この検討に おけるプリフェッチ アルゴリズムの性能は以前の文献 に示されたデータとよく一致している。上に引用したス ミス(Smith) の論文では、16Bラインと8方向セット結 合性(16B lines and 8-way set ass ociativity) を伴う 8KB混合キャッシュ上のPDP-11痕跡TRACE(a PDP-11 tra ce TRACE on a 8K Bmixed cache) に対するミス レート (miss rate) の減少は(混合キャッシュだけしか検討さ れていないので) ミスの豚のブリフェッチに対して27.8 %、タグ付プリフェッチに対して50.2%、常時プリフェ ッチに対して51.8%であることが判っている。

*【0053】表4では、表4からのプリフェッテの任能 を以前に示したストリーム パッファの性能と比較して いる。命令の例では、単純単一ストリーム バッファ(a simple single stream buffer)62はミスの豚のプリフ ェッチを広いマージンで出力実行している。このこと は、純粋逐次引照規準ストリーム(a purely sequential reference stream) に対してミスの際のプリフェッチは ミスの数を因数2で減少させるのみであろうから、驚く には当たらない。単純単一ストリーム パッファシステ 10 ム60も疑似ストリーム パッファ システム80も共に、 タグ付プリフェッチと殆ど同じように機能している。ト ラフィックに関する限り、ストリームパッファ62はミス の後にタグ付プリフェッチより多くフェッチするであろ うが、しかしタグ転移に際してはフェッチを開始しない だろうから、トラフィック率の比較は今後の興味ある研 究課題である。命令ストリーム上のストリーム パッフ ァ62の性能は常時プリフェッチより僅かに劣る。このこ とは、常時プリフェッチの性能が分枝を取らない命令の 百分率に近似するから、また命令の減少に際し逐次プリ 20 フェッチによるキャッシュ ミスの上限だから、驚くに は当たらない。しかし、ストリーム パッファ62による アプローチのトラフィック率は、常時プリフェッチより もミスの際のプリフェッチ又はタグ付プリフェッチのそ

【0054】 【表3】

れに遙かに近いに相違ない。

fetch	CCOM	Yacc	met	grr	liver	Linpack	
			direct-	mapped,	16B	lines,	1-11
on mis	78.6	42.4 74.3 80.3	45.2 65.7 62.5	55.8 76.1 81.8	47.3 89.0 89.5	42.8 77.2 84.4	8
4308 da	ta cache		t-mappe	d, 16B 1	ines,	1-instr	prefi
Da mis	yı 8 38.2	10.7	14.1	14.5	45.	8 . 75-7	:
elways		18.0 · 37.2	21.0 18.6	14.8 11.7	63. 63.		;
		•					

[0055]

【表4】

technique	cozals	eliminate
for 4KB direct-mapped instruction cache	w/16B	lines:
Prefetch on miss (1-instr latency)		46.3
single stream buffer		72.0
quasi-stream buffer (3 comparator)		78.0
tagged prefetch (1-instr latency)		75.8
always profetch (1-instr latency)	<u>.</u>	80.1
for 4KB direct-mapped data cache w/16B	lines:	
single stream buffer		25.1
prefetch on miss (1-instr latency)		33.1
tagged prefetch (1-instr latency)		40.1
always prefetch (1-instr latency)		42.:
4-way stream buffer	•	43.1
4-way quasi-stream buffer		47.1

【0057】ストリーム バッファ62の相対的性能及び理想的なプリフェッチ技術とは無関係に、ストリーム バッファによるアプローチは遙かに実行し易いものである。それはこのアプローチが (逐次引照規様パターンに対するミスの際のプリフェッチ又はタグ付プリフェッチ 20 とは異なり) バイブライン化されたメモリ システムの利点を活用できるからである。それはまた、先行のプロックが使用される前にプロックをフェッチすることを開始できるから、プリフェッチされたデータに対する回転待ち時間への要求条件がプリフェッチ技術に較べて低い。最後に、少なくとも命令のストリーム バッファ62 に対しては、ストリーム バッファ62に対しては、ストリーム バッファ62が特別に必要とする余分のハードウェアは、タグ付プリフェッチが必要とする余分なタグ記憶部としばしば同程度である。

【0058】小さいミス キャッシュ42 (例えば 2~8 エントリーの) は、1Kないし8Kバイトの範囲の直接写像されたキャッシュ20に対するデータ キャッシュ衝突ミスの減少に効果的であることが示されている。それらは、キャッシュ中の同じラインに写像する2ないし4ライン間にミスが交互に生じる厳しい衝突を、効果的に除去する。

【0059】ビクティム キャッシュ52は、小さい付属キャッシュ52の内のキャッシュ ミスのビクティムを、ターゲットに代わって救済するミスキャッシュ化の改良である。ビクティム キャッシュ52は、衝突ミスを除去 40するのにミス キャッシュ52は、ラインのサイズが増大し、衝突ミスの百分率が増加するのに伴い一層有益である。衝突ミスの百分率が増加するのに伴い、ビクティム キャッシュ52により除去可能なこれらのミスの百分比も増加し、その結果は、ビクティム キャッシュ52の使用により可能な性能の改善に対し更に険しい傾斜となるように、一般的には見受けられる。

【0060】ストリーム バッファ62は、ミスしたキャ npack はそのデータ アクセス パターンの故に、ピクッシュ ラインの後のキャッシュラインをプリフェッチ 50 ティム キャッシュに当たったものの50%が4方向スト

する。ストリーム パッファ62は該ラインを、不必要なキャッシュの汚染を避けるために(キャッシュ ミスがもしあれば)キャッシュミスにより要請されるまで記憶しておく。それは容量及び強制的なミスの数を減少するのに特に有用である。それは、前に論じたタグ付ブリフェッチ又はミスの際のブリフェッチのようなブリフェッチ技術とは異なり、逐次引照規準に対するパイプライン化されたメモリ システムで使用可能なメモリ帯域幅を括用できる。ストリーム パッファ62はまた、他のブリフェッチ技術(常時ブリフェッチさえも)より遙かに前

26

以てデータをブリフェッチするから、さらに長いメモリシステム回転待ち時間を許容できる。ストリーム パッファ62はまた、命令衝突ミスも同じく相対的に逐次住を持つ傾向がある故、命令衝突ミスを補償することもできる。 【0061】多方向ストリーム パッファ システム80

は、同時に発生するいくつかのストリームをプリフェッチできるところの一組のストリーム バッファ 62である。この検討では、プリフェッチ開始アドレスが LRU (least recently used 一最長時間未使用) 順ですべてのストリーム パッファ62に亙り置き換えられる。多重経路ストリーム パッファ62は、アレイ操作(array operations) におけるようないくつかの異なる巨大データ構造へのインターリーブされたアクセス(interleaved accesses) を含むデータ引照に対し有用である。しかし、プリフェッチすることは逐次ライン(sequential lines) だから、(2又は3の)単位幅(unit stride)のアクセスバターンのみが利益を受ける。

【0062】ピクティム キャッシュ52による住健の改 替及びストリームバッファ62による性能の改善は、デー 夕引照規準に対し相対的に直交(relatively orthogona 1) するものである。ピクティムキャッシュ52は、引照規 準がキャッシュ中の同じラインに写像する2つの所在位 置を交互に往き来するときに好適に働く。それはデータ をプリフェッチする訳ではなく、フェッチされたデータ を使用可能に維持するためにずっとよい仕事をするだけ である。しかるに、ストリーム パッファ62は、データ をプリフェッチすることにより性能の改善を達成する。 それは衝突が時間的に広い間隔を持つのでない限り衝突 ミスを除去しない、そしてキャッシュ ミス引照ストリ ームは多数の逐次アクセスから成るのである。これらは 正に、その相対的に小さい容量の故にピクティム キャ ッシュ52により旨く処理されない衝突ミスなのである。 6つのペンチマークの一組に亙って平均的に、4エント リーのピクティム キャッシュに当たった 4KBの直接写 像されたデータ キャッシュ ミスの僅かに 2.5%が、 ccom, met, yacc, grr 及びlivermore に対して、4方向ス トリーム バッファにも当たるのである。対照的に、Li npack はそのデータ アクセス パターンの故に、ピク

リーム バッファにも当たるのである。しかし、linpac k のキャッシュ ミスの値かに4%がピクティム キャ ッシュに当たる。それは6つのペンチマークのうちでピ クティム キャッシュすることからもたらす利益が最小 であり、従ってこのことはまだストリーム バッファと ピクティム キャッシュすることとの間の有意な量の重 複ではない。

【0063】図20は、ペース システム10に4エントリ 一 データピクティム キャッシュ52と命令ストリーム バッファ62と4方向ストリーム パッファ62部分シス 10 能のまた別の面を示すグラフである。 テムとを付加したものの性能を示すグラフで、該システ ムは図19A 及び図19B にシステム100 とされているもの である。 (該ベース システムは、24サイクル ミス ペナルティズを持つオンチップ 4KB命令及び 4KBデータ キャッシュ、並びに 128パイト ライン及び320 サイ クル ミス ペナルティを持つ3段階第2レベル1MBキ ャッシュへの16パイト ラインを持つ。) 図20の下の実 線はピクティム キャッシュ又はパッファを持たない原 のペース システムの性能を表し、上の実線はパッファ いる。これらの技術の組合せは第1レベルのミス レー トを、これらの特徴を持たないペースライン システム 10のそれの半分未満に減少させ、結果として6つのペン チマークに亙る平均で 143%のシステム性能の改善がも たらされている。これらの結果は、僅かの量のハードウ ェアの付加によりキャッシュ ミス レートを劇的に減 少させ、システム性能を改善したことを示している。

【図面の簡単な説明】

【図1】図1は、本発明に係わるようなペースライン システムの概略プロック図である。

【図2】図2は、本発明に係わらない図1のシステムの 性能を示すグラフである。

【図3】図3は、本発明に係わらない図1のシステムの 性能の別の面を示すグラフである。

【図4】図4は、本発明の実施例に係わる図1に示すシ ステムの一部分の概略プロック図である。

【図5】図5は、図4の部分に含まれるシステムの性能 のある1つの面を示すグラフである。

【図6】図6も、図4の部分に含まれるシステムの性能 のまた別の面を示すグラフである。

【図7】図7は、本発明のもう1つの実施例に係わる図 4の部分に対応するシステムの一部分の概略プロック図 である.

【図8】図8は、図7の部分に含まれるシステムの性能 のある1つの面を示すグラフである。

【図9】図9も、図7の部分に含まれるシステムの性能 のある1つの面を示すグラフである。

【図10】図10も、図7の部分に含まれるシステムの性 能のある1つの面を示すグラフである。

【図11】図11も、図7の部分に含まれるシステムの性 50

能のある1つの面を示すグラフである。

【図12】 図12は、本発明に係わらない図1のシステム の性能のもう1つの別の面を示すグラフである。

【図13】図13は、本発明の更にもう1つの実施例に係 わる図4の部分に対応するシステムの一部分の概略プロ ック図である。

【図14】図14は、図13の部分に含まれるシステムの性 能のある1つの面を示すグラフである。

【図15】図15も、図13の部分に含まれるシステムの性

【図16】図16は、本発明の更にもう1つの実施例に係 わる図13の部分に対応するシステムの一部分の概略プロ ック図である。

【図17】図17は、図16の部分に含まれるシステムの性 舱のある1つの面を示すグラフである。

【図18】図18も、図16の部分に含まれるシステムの性 能のまた別の面を示すグラフである。

【図 1 9】図19は、図19A と図19B とを左右に並べたも のであり、図19A と図19B とはそれぞれ、本発明の更に 及びピクティム キャッシュを持つ場合の性能を表して 20 もう1つの実施例を示す図7、図13及び図16のシステム 部分の組合せに一般的に対応するシステムの一部分の概 略プロック図の左半分と右半分とを示す図である。

> 【図 2 0】図20は、図19A と図19B のシステムの性能の ある1つの面を示すグラフである。

【符号の説明】

10 メモリ システム (ベースライン システム)

12 CPU (中央処理ユニット)

14 フローティング ポイント ユニット (FPU)

16 メモリ マネージメント ユニット (XMU)

30 18,20 データ キャッシュ (第1レベル)

22 チップ (プロセッサ チップ)

24 セントラル プロセッサ (中央処理装置)

26 第2レベル キャッシュ

28 ラッチ

34 主メモリ

40 ミス キャッシュ システム

42 ミス キャッシュ

44 キャッシュ ライン

50 キャッシュ システム

40 52 完全付属ミス キャッシュ (ビクティム キャッシ ュ)

56 ライン

60 単一ストリーム パッファ システム

62 ストリーム バッファ


64 エントリー


66 タグ

70 データ ライン

72 比較器


80 多方向ストリーム パッファ システム









[215]






[図16]


[図17]







(218]


[図20]





[219]





フロントページの統含

(72)発明者 アラン ユーステースアメリカ合衆国 カリフオルニア州94302 パロ アルト ピー・オー・ボックス 1605

		i i	
			÷